7月20日消息，日本先进半导体制造商Rapidus与芯片EDA巨头Cadence宣布在芯片设计AI辅助领域开展合作，目标是将芯片设计周转时间（TAT）减半。
Rapidus为其AI辅助设计解决方案产品线Raads新增Raads Navigator和Raads Indicator两项工具，集成Cadence的InnoStack AI Super Agent，在关键的SoC工作流程中实现智能体设计编排，自动协调从早期架构探索到实现和最终验收的各项任务。
此次集成通过在设计生命周期中应用数据驱动的优化，旨在帮助团队管理先进节点的复杂性，提高设计的可预测性，并提升工程效率。
Cadence CEOAnirudh Devgan表示，先进节点SoC设计越来越需要AI智能体来编排复杂工作流程，而不仅仅是优化单个任务，通过整合双方技术，可以帮助客户提高生产力、加速设计交付。
Rapidus CEO小池淳义表示，公司将通过整合Cadence的AI技术，显著缩短设计周转时间，实现更快速的创新。
双方将在CadenceLIVE Japan 2026上讨论此次合作，Rapidus还将发表主题演讲。
你怎么看？
浏览量
浏览量
浏览量
浏览量
浏览量
浏览量
浏览量
浏览量
浏览量
浏览量
